2001년도 IT 시스템 칩(Soc)개발 지원사업 공고

정보통신부

2001.8.10 까지 신청

2001년도 IT 시스템(SoC)개발 지원사업중 졍기셔틀(Multi Project Wafer)운영 및 개별제작 지원계획을 다음과 같이 안내하오니 IT분야의 SoC 개발 및 시제품 제작을 계획하고 있는 기업, 대학 및 연구기관의 많은 신청을 바랍니다.

1. 사업목적

정보통신기기 및 부품개발, 정보통신 기술의 응용을 위해 필요한 IT SoC 개발시 파운드리업체와 긴밀한 협력체계를 구축하여 적기에 저렴한 비용으로 제작 서비스를 제작 서비스를 받을 수 있도록 지원함으로써, IT 산업의 경쟁력을 강화

2. 사업내용

* 지원범위

- IT SoC 개발 및 시제품 제작을 위한 후반설계(Back-end Desing)비용, Fab 비용, 패키지 비용 지원

- 삼성전자, 하이닉스반도체, 아남반도체, 동부전자, 한국전자통신연구원의 Fab을 이용한 IT SoC 개발 및 세지품 제작

- 한국전자통신연구원의 테스트 장비를 이용한 IT SoC 검증

* 지원방법

- 사업운영기관인 한국전자통신연구원(IT Soc 지원센터)으로 신청서 제출

- 후반설계 지원신청 기관은 설계데이터를 지정 디자인하우스에 전달

- 상세 지원방법은 홈페이지으 지원체계 안내 참조

* 사업기간: 2001.8.1 ~ 2002.3.31

* 정기셔틀 일정(단위: ㎛)

	8월	9월	10월	11월	12월	1월	2월	3월
	1차	2차	3차	4차	5차	6차	7차	8차
삼성전자		0.35			0.5			0.25
하이닉스	0.35		0.25		0.25		0.35
아남반도체		0.25				0.25
동부전자				0.25				0.25

*한국전자통신연구원에서 제공하는MESFEL, PHEMT, SiGe-HBT, Power IC, CMOS 공정은 수시로 접수하여 추진

* 비정기셔틀(Mixed Signal 포함) 및 개별제작 지원은 파운드리 업체와 협의하여 수시로 추진 예정

* 정기셔틀 지원공정

구 분	공정기술		Chip Size	Wafer Size	Layer	전압
삼성전자	0.5㎛ CMOS	STD85	6,500×6,500	6"	1P3M	5V
	0.35㎛ CMOS	STD90	7,500×7,500	8"	1P4M	3.3V
0.25㎛ CMOS	STD110	7,500×7,500	8"	1P5M	2.5V
하이닉스	0.5㎛ CMOS	Standard	8,000×8,000	8"	1P3M	5V (3.3V)
	0.35㎛ CMOS	Standard	8,000×8,000	8"	1P4M	3.3V
0.25㎛ CMOS	Standard	8,000×8,000	8"	1P5M	2.5V
아남반도체	0.25㎛ CMOS	Standard	6,000×6,000	8"	1P5M	2.5V
동부전자	0.25㎛ CMOS	Standard	8,000×8,000	8"	1P5M	2.5V
		Mixed Signal	8,000×8,000	8"	2P5M	2.5V

3. 지원대상

* 1~3차 정기셔틀 일정의 지원공정으로 제작이 가능한 제품(# 3차 이후의 정기셔틀 지원범위 및 일정은 변경될 수 있음)

* 사업기간중 한국전자통신연구원, 비정기셔틀, 개별제작을 계획하는 제품

4. 접수 및 문의처

* 접수기간: 2001.8.10 18:00 까지(한국전자통신연구원, 비정기셔틀, 개별제작의 경우 수시 접수)

* 접수방법: IT SoC 지원센터 홈페이지(http://fab.asic.net)에서 직접 신청하거나 신청서 파일을 다운받아 적성후 이메일/팩스로 접수(신청공문 별도제출)

* 접수 및 문의처: 서울시 송파구 가락본동 78번지 IT 벤처타워 동관 4층

한국전자통신연구원 IT SoC 지원센터(02-2142-1000) eokim@asic.net

5. 기 타

* 제출된 일체의 서류는 반환하지 않으며, 제출서류 및 기재내용에 허위사실이 판명될 경우 모든 책임은 신청기관에게 있음

* 심의 및 평가자료 제출기한, 심의일정, 평가결과는 개별 통지

- 해당 IT시스템 칩에 대하여 타기관 또는 타사업의 지원을 받는 경우 지원비용 제한