실리콘 트랜지스터의 사용을 연장시킬 기술 개발 1999/06/30 |
실리콘 기반 트랜지스터는 반도체 혁명의 대들보이다. 그러나, 최근의 반도체 업계에서는 보다 작은 크기의 실리콘 기반 트랜지스터를 만드는데 장애물이 되는 것은 부도체 계층의 두께라고 보고 있다. 즉, 이산화 실리콘으로 만들어진 부도체 계층은 약 25 원자 두께가 되는데, 벨 연구소의 연구원들이 지금까지 만들어진 것 중에서 가장 얇은 5원자 두께의 부도체를 만들었다. 이들은 또한 4원자 부도체 층도 선보였는데 이것은 그야말로 실리콘 이산화를 기반으로 하는 트랜지스터의 물리적 한계로 볼 수 있다. 때문에 이 연구결과의 물리적 한계를 뛰어 넘을 대체물이 2012년까지는 발견 되어야 하는데, 그렇지 않으면 완전히 새로운 반도체 기술이 필요하게 될 것이라고 한다. 이와 같은 벨연구소의 기술 개발에 의하여 기존의 실리콘 기반 기술이 보다 오래 가게 될 것 같지만 여기에는 가장 정교한 전자 현미경 기술이 이용되었다. 부도체 계층은 산화물 계층으로 알려져 있는데 반도체의 가장 작은 부분에 해당된다. 이 계층은 트랜지스터의 게이트 전극 사이에 위치하며 전류의 흐름을 온/오프 시킨다. 또한 전류가 흐르고 채널도 동작하기도 한다. 이 산화물 게이트는 게이트 전극으로부터의 채널을 방지하기 때문에 부도체로서도 동작한다. 이러한 산화물 게이트의 두께를 계속적으로 줄이고 게이트 전극 길이를 줄여감에 따라 반도체 업계에서는 트랜지스터의 스위칭 속도를 매 18개월에서 24개월마다 2배씩 증가시켜 왔다. 이것이 잘 알려진 무어(Moore)의 법칙인데 이번에 극히 얇은 게이트 산화물을 벨연구소에서 만들게 된 것이다. 이러한 초박막 게이트 산화물은 원자 층을 성장시켜서만 가능한데 벨연구소에서는 먼저 실리콘을 깨끗이 한 뒤에 산소 추가 공정을 기존의 것과 다르게 사용하였다. 즉, 그들은 급속 열 산화라는 실리콘을 1000℃에 10초간 노출시키는 방법을 사용하였다 |